/*DEBUT MENU SANS JAVASCRIPT ################################### */ #menu{ border-bottom-width: 0px; } #menu ul.niv1 li ul.niv2{ position:absolute; display:block; width: 980px; /* padding-bottom:15px; */ padding-top:20px; left:-100000%; /* -moz-box-shadow: 0 5px 5px rgba(0, 0, 0, 0.3); */ -webkit-box-shadow: 0 5px 5px rgba(0, 0, 0, 0.3); box-shadow: 0 5px 5px rgba(0, 0, 0, 0.3); border-bottom-width:5px; border-bottom-style:solid; } #menu ul.niv1 li:hover ul.niv2{ left:-1px; } #menu ul.niv1 li#Domaines:hover ul.niv2{ margin-left:-60px; } #menu ul.niv1 li#RESSOURCES:hover ul.niv2{ margin-left:-190px; } #menu ul.niv1 li#ACTUALISES:hover ul.niv2{ margin-left:-320px; } #menu ul.niv1 li#rub79:hover ul.niv2{ margin-left:-450px; } #menu .btn_fermer{ display:none; } } /*FIN MENU SANS JAVASCRIPT */

Menu principal
Contenu
Recherche
Pied de page

Connexion

Ministère de l'éducation nationale, Sciences et Techniques Industrielles, réseau national de ressources Éduscol

Retrouvez toute l'information sur le site education.gouv.fr

Accueil > Ressources > Ressources pédagogiques > Développement d’un projet FPGA

Développement d’un projet FPGA

publié le 30 jan 2013 par Fabien JONQUIERE

carte développement

Contenu principal

Description

Cette ressource est issue du module de formation Pairformance SIN5 Evolution technologique des consituants d'un système, élaboré pour les enseignants de STI2D spécialité SIN.

Contenus de la ressource

Présentation de la formation, recommandations d’équipements
Présentation du projet pédagogique support de formation : le gestionnaire de parking.
Développement d’un projet FPGA par schémas
Développement d’un projet FPGA par machines à états
Développement d’un projet FPGA en VHDL
Exemple de gestion d’un écran VGA
Le processeur NIOS II

Fichiers et liens

Description du parcours et recommandations

Architecture pédagogique autour du projet parking

Description par machines à états

Description par machines à états

Description en langage VHDL

Créer une mire sur un écran VGA

Synthétiser et programmer un processeur NIOS

Méthode d'installation des logiciels

Assignation des broches de la carte DE2-70 et DE2-115

Solutions TP MAE

Solutions TP NIOS II

Solutions TP Schemas

Solutions TP VGA

Solutions TP VHDL

HAUT DE PAGE