

0 Présentation de la guidance.


Pré-requis : ⇒ Avoir suivi les TP1, TP2, TP4 et un mini projet sous Altium.
 ⇒ Connaissance du langage C ANSI.

Durée estimée : ⇒ 2 heures.

Objectif : ⇒ Cette guidance à pour finalité de rendre autonome les étudiants lors de projets mettant en œuvre un FPGA en STS SN.

⇒ Phase 1 : **Prototypage rapide**, développer et valider une solution **SOC** dans un **FPGA** à l'aide de la **Nanoboard 3000AL** sous **Altium**.

⇒ Phase 2 : Transférer la solution testée par le prototypage rapide dans un **FPGA** sur une carte fille **DE0Nano**. La carte fille étant implantée sur une carte mère développée par l'étudiant.




Organisation du projet de fin d'étude en deux temps :

	Phase 1	Phase 2
Prototypage rapide sur la Nanoboard 3000AL		
Transfert de la solution du prototypage rapide vers la carte fille DE0nano.		


Remarque : Dans le cadre d'un projet commun EC-IR le développement logiciel pourra se limiter au test fonctionnel des solutions matérielles développées pour l'option EC.

Le développement logiciel sera complet pour l'option IR.


Présentation matérielle de la carte DE0 Nano



FPGA : EP4CE22F17
Cellules logiques : 47
Boîtier : BGA
Broches : 256
Alimentation : 1.27V



La carte DE0 Nano est équipée de trois connecteurs J1, J2 J3 qui permettent de ressortir les signaux d'entrée-sortie du FPGA.



CONNECTEUR J1		
N° de broche J1	Nom	Broche FPGA
1	GPIO_0_IN0	A8
2	GPIO_0_0	D3
3	GPIO_0_IN1	B8
4	GPIO_0_1	C3
5	GPIO_0_2	A2
6	GPIO_0_3	A3
7	GPIO_0_4	B3
8	GPIO_0_5	B4
9	GPIO_0_6	A4
10	GPIO_0_7	B5
13	GPIO_0_8	A5
14	GPIO_0_9	D5
15	GPIO_0_10	B6
16	GPIO_0_11	A6
17	GPIO_0_12	D7
18	GPIO_0_13	D6
19	GPIO_0_14	A7
20	GPIO_0_15	C6
21	GPIO_0_16	C8
22	GPIO_0_17	E6
23	GPIO_0_18	E7
24	GPIO_0_19	D8
25	GPIO_0_20	E8
26	GPIO_0_21	F8
27	GPIO_0_22	F9
28	GPIO_0_23	E9
31	GPIO_0_24	C9
32	GPIO_0_25	D9
33	GPIO_0_26	E11
34	GPIO_0_27	E10
35	GPIO_0_28	C11
36	GPIO_0_29	B11
37	GPIO_0_30	A12
38	GPIO_0_31	D11
39	GPIO_0_32	D12
40	GPIO_0_33	B12

CONNECTEUR J2		
N° de broche J2	Nom	Broche FPGA
1	GPIO_1_IN0	T9
2	GPIO_1_0	R13
3	GPIO_1_IN1	R9
4	GPIO_1_1	T15
5	GPIO_1_2	T14
6	GPIO_1_3	T13
7	GPIO_1_4	R13
8	GPIO_1_5	T12
9	GPIO_1_6	R12
10	GPIO_1_7	T11
13	GPIO_1_8	T10
14	GPIO_1_9	R11
15	GPIO_1_10	P11
16	GPIO_1_11	R10
17	GPIO_1_12	N12
18	GPIO_1_13	P9
19	GPIO_1_14	N9
20	GPIO_1_15	N11
21	GPIO_1_16	L16
22	GPIO_1_17	K16
23	GPIO_1_18	R16
24	GPIO_1_19	L15
25	GPIO_1_20	P15
26	GPIO_1_21	P16
27	GPIO_1_22	R14
28	GPIO_1_23	N16
31	GPIO_1_24	N15
32	GPIO_1_25	P14
33	GPIO_1_26	L14
34	GPIO_1_27	N14
35	GPIO_1_28	M10
36	GPIO_1_29	L13
37	GPIO_1_30	J16
38	GPIO_1_31	K15
39	GPIO_1_32	J13
40	GPIO_1_33	J14

CONNECTEUR J3		
N° de broche J3	Nom	Broche FPGA
2	GPIO_2_IN0	E15
3	GPIO_2_IN1	E16
4	GPIO_2_IN2	M16
5	GPIO_2_0	A14
6	GPIO_2_1	B16
7	GPIO_2_2	C14
8	GPIO_2_3	C16
9	GPIO_2_4	C15
10	GPIO_2_5	D16
11	GPIO_2_6	D15
12	GPIO_2_7	D14
13	GPIO_2_8	F15
14	GPIO_2_9	F16
15	GPIO_2_10	F14
16	GPIO_2_11	G16
17	GPIO_2_12	G15

Mode opératoire : déroulement du projet.

Partie 1 : Prototypage rapide sous la Nanoboard 3000AL

- 1.1 Créer un nouveau projet dans un nouveau dossier
- 1.2 Editer le fichier open bus
- 1.3 Créer le schéma top
- 1.4 Créer les fichiers contraintes pour la Nanoboard 3000AL
- 1.5 mise en place des API : SWPLATFORM
- 1.6 Mettre en place et écrire le projet embarqué
- 1.7 Allocation d'espace pour la pile et pour les registres
- 1.8 Compiler, Synthétiser, Build, Programmer la Nanoboard
- 1.9 Tester par mesure votre programme

Procédure présentée
durant le TP4


Partie 2 : Implantation sur la carte DE0 Nano

- 2.1 créer un nouveau répertoire pour un nouveau projet
- 2.2 Importer dans votre fichier OPEN BUS sous le nouveau répertoire
- 2.3 Placer le fichier contrainte DE0_Nano .Constraint dans le projet
- 2.4 Recréer un nouveau schéma à partir de l'OPENBUS.
- 2.5 Créer un projet embarqué et l'associer au projet hard
- 2.6 Créer un fichier swplatform
- 2.7 Associer le fichier *.c développer précédemment pour la Nanoboard
- 2.8 Réserver l'espace mémoire de la pile et l'espace de la mémoire dynamique
- 2.9 choisir le FPGA à programmer
- 2.10 Compiler, synthétiser, build
- 2.11 Ouvrir Quartus, A partir des fichiers *.hex et *.sof construction d'un fichier *.jic
- 2.12 Programmer la DE0 depuis Quartus


Partie 1 : Prototypage rapide sur la Nanoboard 3000AL sous ALTIUM

1.1 créer un nouveau projet dans un nouveau dossier


1.2 Editer le fichier open bus




⇒ Paramétrez le processeur comme ci-dessous :




1.3 créer le schéma top




1.4 Associer les fichiers contraintes pour la Nanoboard 3000AL



1.5 mise en place des API : SWPLATFORM



1.6 Mettre en place et écrire le projet embarqué



```
// programme emission trame AT
#include "swplatform.h"

void main(void)
{
    int tab_AT[20]={'A','T','+','C','G','S','N'}; //Commande AT N° de série
    int i;
    swplatform_init_stacks();

    for (;;)
    {
        for (i=0;i<7;i++)uart8_putchar( drv_uart8_1, tab_AT[i] );
        delay_ms (100);
    }
}
```


1.7 Allocation d'espace pour la pile et pour les registres

Embedded Project1.PrjEmb

Cliquer bouton de droite sur Embedded Project


Project Options...

La partie hard ne comporte pas de mémoire externe. Il faut donc dédier une partie de la mémoire interne du processeur :
 ⇒ à la pile
 ⇒ à la gestion de la mémoire dynamique (le tas)




1.8 Compiler, Synthétiser, Build, Programmer la Nanoboard

Cocher live !



1.9 Tester par mesure votre programme

⇒ Réponse attendue :




Partie 2 : Implantation de la solution sur la carte fille DE0 Nano

2.1 créer un nouveau répertoire et un nouveau projet : FPGA Prject DE0nano.PrjFpg

⇒ **ERREUR A NE PAS COMMETTRE : PLACER LES DEUX PROJETS DANS LE MEME REPERTOIRE.**

2.2 Importer votre fichier OPEN BUS sous le nouveau répertoire


Le schéma OPENBUS reste le même




2.3 Placer le fichier contrainte DE0 Nano .Constraint dans le projet

⇒ Recopier ce dossier DE0_Nano .Constraint dans votre répertoire de travail courant.


⇒ Cliquer le bouton de droite sur le projet ⇒ Add New to Project




2.4 Recréer un nouveau schéma à partir de l'OPENBUS.



Les broches d'entrées sortie du schéma TOP doivent être redéfinies



⇒ Associer les broches du schémas structurel aux noms définis dans le fichier contrainte.



Exemple : le signal TXD est connecté à la broche B16 du FPGA et à la broche GPIO_21 du connecteur GPIO-2 (JP3)

Extraits du fichier contrainte :

```


;
; Clocks
;
Record=Constraint | TargetKind=Port | TargetId=CLK_50 | FPGA_PINNUM=R8
;
; Keys
;
Record=Constraint | TargetKind=Port | TargetId=KEY_1 | FPGA_PINNUM=E1
Record=Constraint | TargetKind=Port | TargetId=KEY_0 | FPGA_PINNUM=J15
;
; GPIO-2 Connector JP3
;
Record=Constraint | TargetKind=Port | TargetId=GPIO_20 | FPGA_PINNUM=A14
Record=Constraint | TargetKind=Port | TargetId=GPIO_21 | FPGA_PINNUM=B16
    
```

Record=Constraint | TargetKind=Port | TargetId=GPIO_22 | FPGA_PINNUM=C14

⇒ Chaque broche doit être définie en entrée ou en sortie :

⇒ Cliquer droit sur le port de la broche → GPIO_21 B16


⇒ Exemple la broche GPIO



Compiler le projet hard pour le vérifier avant de passer à la suite !


2.5 Créer un NOUVEAU projet embarqué et l'associer au projet hard

⇒ Sous le répertoire du projet courant créer un sous répertoire Embedded.




⇒ Sous Altium créer un projet embarqué Embedded_Project_1.PrjEmb

⇒ associer ce projet embarqué au projet FPGA (voir méthode dans TP4)





2.6 Créer un fichier SWWPLATFORM



2.7 Associer le fichier *.c développer précédemment pour la Nanoboard


⇒ Recopier dans le sous répertoire Embedded le fichier C et associé le au projet DE0Nano.

2.8 Réserver l'espace mémoire de la pile et l'espace de la mémoire dynamique




2.9 choisir le FPGA à programmer

⇒ Appeler la fenêtre « Devices »



2.10 Compiler, synthétiser, build :



Results Summary

Device Resources - Usage Summary	
Total logic elements	4,666 / 22,320 (21%)
Total registers*	2,053 / 23,018 (9%)
-- Dedicated logic registers	2,053 / 22,320 (9%)
-- IO registers	0 / 698 (0%)
I/O pins	4 / 154 (3%)
Global clocks	1 / 20 (5%)
* Register count does not include registers inside RAM	
Design Statistics - Timing Summary	
CLOCK_50	60.79 MHz

Show Results Summary dialog Note: The Results Summary also appears in the Output panel

Print... Copy Report Close


A ce stade les fichiers *.hex et *.sof ont été générés dans les répertoires OUTPUT du projet

2.11 Conversion des fichiers.


A partir des fichiers *.hex et *.sof générés sous ALTIUM nous allons construire un fichier *.jic qui servira à programmer la DEONano

2.11.1 Ouvrir Quartus => Menu « file » => « Convert Programming file »


1 : Définir le type de fichier de sortie JTAG Indirect Configuration File *.JIC




=> Sélectionner le FPGA à programmer :




2.11.2 Joindre le projet embarqué




2.11.3 Joindre le projet hard



2.12 Programmer la DE0 depuis Quartus




1 Cocher les deux cases « programmation »



2 Lancer la programmation de la carte DE0 Nano

Débrancher, rebrancher la liaison USB pour transférer le programme de l'EPCS16 vers le FPGA

2.13 Tester par mesure votre programme



***** Fin de la guidance de projet *****